PLL回路の設計と応用―ループ・フィルタ定数の算出方法とその検証

ループ・フィルタ定数の算出方法とその検証 遠坂俊昭 CQ出版ピーエルエル カイロ ノ セッケイ ト オウヨウ エンサカ,トシアキ 発行年月：2003年11月01日 予約締切日：2003年10月25日 ページ数：319p サイズ：単行本 ISBN：9784789833455 遠坂俊昭（エンザカトシアキ） 1949年群馬県新田郡薮塚本町に生まれる。1966年アマチュア無線局JA1WVFを前橋にて開局。1973年（株）三工社に入社。1977年（株）エヌエフ回路設計ブロックに入社。アイソレーション・アンプ、ロックイン・アンプ、FRA、保護リレー試験器などの開発に従事、現在に至る。2001年文部科学大臣賞受賞（本データはこの書籍が刊行された当時に掲載されていたものです） 第1章　PLLの動作と回路構成ーPLLとシンセサイザ技術のあらまし／Appendix　A　PLL回路はOPアンプと同じ負帰還の応用／第2章　PLL回路の伝達特性ーPLL回路の特性はループ・フィルタで決まる／第3章　PLL回路のループ・フィルタ設計法ーパッシブ／アクティブ・ループ・フィルタの設計事例と検証／第4章　4046と位相比較器のいろいろーPLL回路に使用する定番デバイスの基礎知識／第5章　電圧制御発振器VCOの回路技術ーVCOに求められる特性とさまざまな発振回路の方式／第6章　プログラマブル分周器の種類と動作ーPLLシンセサイザを構成するためのディジタル回路／第7章　PLL回路の計測と評価法ーパッシブ／アクティブ・ループ・フィルタのループ利得／第8章　PLLの特性改善ノウハウー信号純度やロック・スピードを向上させるテクニック／第9章　実用PLLシンセサイザの設計／製作ーループ・フィルタの詳細設計と実測特性で示す／Appendix　B　ループ・フィルタ設計のための正規化グラフ PLL（Phase　Locked　Loop：位相同期回路）技術は、周波数安定度の高い信号を生成するための回路技術として広く普及している。そのほかにも、ディジタル・データからのクロック信号の再生、FM信号の復調、モータの回転速度制御などにも応用できる汎用性の高い回路技術である。本書では、PLL回路におけるループ・フィルタ定数の算出を主題として、具体的な設計事例をできるだけ多く示しながら、回路シミュレーションと実測によりその特性を検証している。 本 科学・技術 工学 電気工学

出版社名：ＣＱ出版
著者名：遠坂俊昭
発行年月：2003年11月
キーワード：ピーエルエル カイロ ノ セッケイ ト オウヨウ*PLL カイロ ノ セッケイ ト オウヨウ、エンサカ,トシアキ